Ne saranno dotati
Nehalem e Tukwila, nomi in codice delle microarchitetture dei prossimi processori Intel, e si preannuncia come una delle novità più interessanti dell'immediato futuro. Si tratta dell'Architettura
QuicKPath Interconnect, la soluzione trovata da Intel per superare, fra l'altro, il collo di bottiglia del Front Side Bus (FSB) in presenza di più processori e memorie sempre più veloci.
A partire dai prossimi processori, infatti, Intel integrerà l'architettura
NUMA (Non Uniform shared Access Memory) per avere maggiori doti di scalabilità con memoria di tipo condiviso. L'architettura QuickPath di fatto integrerà i controller per la memoria nella CPU, e collegherà i processori con i componenti esterni in modo più veloce e efficiente.L'integrazione del controller nel processore è una soluzione che funziona da tempo, e anche abbastanza bene, nei processori di AMD. In generale, il vantaggio è che si possono avere prestazioni nettamente migliori rispetto all'uso di componenti esterni, mentre lo svantaggio è che il processore è strettamente legato al tipo di memorie supportato dal controller integrato. Di fatto non si tratta della prima implementazione di Intel di un sistema di memoria condivisa e scalabile, dato che c'è anche quella server con il chipset 8870.
[tit:L'architettura]
Uno dei limiti degli attuali microprocessori deriva dalla necessità di avere sempre costantemente a disposizione i dati da elaborare in tempi ridotti, in modo da non dover introdurre delle attese. Il punto è che i dati (e le istruzioni), sono ospitati nella memoria, o nella struttura gerarchicamente organizzata delle cache. Se la cache è interna alla CPU, la memoria di sistema è invece esterna e il flusso di dati deve passare da altri componenti, come il controller della memoria che si trova nel chipset. Le prestazioni del canale di comunicazione fra memoria e chipset e di quelle fra chipset e processore condizionano quindi le prestazioni in termini di velocità di elaborazione.Per anni Intel ha utilizzato il sistema chiamato Front Side Bus, ovvero un bus apposito che collegava la CPU con il componente del chipset (la struttura usata da Intel è quella denominata a Hub) che ospitava il controller della memoria. Una prima soluzione, attuata sinora, per migliorare le performance era quella di aumentare la frequenze di clock, soluzione che però pone diversi limiti, anche perchà© ci sono altri componenti che non è detto che possano operare con le stesse frequenze di clock. Anche per questo motivo sono stati introdotti diversi FSB nel sistema, a seconda delle prestazioni da ottenere.
Dato che le frequenze di clock non possono salire in modo eccessivo, Intel ha inserito nei suoi processori una quantità sempre maggiore di memoria cache per limitare gli accessi alla memoria e quindi a bus esterni, ma anche questa strada ha dei limiti. La memoria occupa infatti sempre più spazio sul silicio del chip, aumentando i costi di produzione e il rischio che qualche componente non funzioni correttamente. Una soluzione a questo tipo di problemi è proprio l'integrazione del controller per la memoria all'interno del processore, in modo da poter far funzionare questo componente e frequenze di clock più elevate. Questa soluzione sarà integrata nella microarchitettura Nehalem e Tukwila, i cui processori multicore potranno avvantaggiarsi dalla tecnologia QuickPath. Tra i vantaggi c'è anche la maggiore scalabilità architettura dei microprocessori, visto che non occorre condividere un singolo bus, così come una riduzione dei consumi, o meglio un miglioramento dell'efficienza. Di fatto l'architettura QuickPath Interconnect realizza un collegamento punto-punto. Non c'è un singolo bus che la CPU deve contendere con gli altri processori per avere l'accesso a memoria I/O.
[tit:I vantaggi]
Tra i vantaggi della tecnologia QuickPath Interconnect vanno citate migliori prestazioni di interconnessione per prodotti come i server e le workstation mainstream. L'architettura QuickPath permette infatti di ottenere collegamenti fino a
6,4 Gigatransfer/s, con una larghezza di banda complessiva fino a 25 GByte/s, valore che è circa il triplo rispetto a quelli ottenibili sui sistemi attuali.
Oltre all'aumento di prestazioni, l'architettura permette anche di ridurre il traffico di comunicazioni per interfacciare i sistemi multiprocessore.La struttura dei pacchetti e dei collegamenti infatti permettono di trasferire una maggiore quantità di dati in minor tempo.Il sistema inoltre
integra il controllo CRC (Cyclic Redundancy Check) senza richiedere l'aggiunta di cicli di clock. Vi sono, inoltre, funzionalità avanzate che possono essere molto utili nei server. Per esempio alcuni processori possono integrare funzionalità come quella di rilevamento di errori persistenti nei colleganti con la riconfigurazione automatica per riutilizzare la maggior parte del collegamento. Analogamente ci sono sofisticate funzioni di controllo e gestione del segnale di clock e capacità di hot plug per i nodi, come pere esempio con l'impiego di schede con processori.