AMD svela i dettagli delle prossime architetture CPU, che verranno adottate dal chip maker per la produzione delle unità che verranno immesse sul mercato nel prossimo anno. La prima e più importante declinazione riguarda
Steamroller, che rappresenta la
terza generazione di Core Bulldozer.
AMD ha sviluppato nuclei Bulldozer attualmente integrati nelle soluzioni server e desktop con un massimo di 8 Core, mentre la seconda declinazione di questo comparto x86 è denominata Piledriver e sarà rilasciata nei prossimi mesi, andando a incrementare le prestazioni della precedente generazione.
Con Steamroller è possibile ritrovare l'approccio base adottato dal produttore con Bulldozer e la suddivisione in moduli operativi interni. AMD sta tuttavia
ottimizzando l'efficienza energetica delle proprie soluzioni e migliorando le prestazioni di calcolo in modalità single thread.
Si sta lavorando anche per
ridurre la latenza operativa della pipeline e accelerare il passaggio di dati verso i nuclei operativi. Per poter raggiungere questi obiettivi, si è scelto di integrare una
unità decode per ogni pipeline integer e di aumentare la dimensioni della cache per le istruzioni.
Ulteriori migliorie al sistema di gestione dei dispatch sono state apportate, pur mantenendo inalterata la struttura a singolo modulo con due unità per il calcolo intero e una per il calcolo in virgola mobile di tipo shared. Per incrementare l'efficienza delle operazioni di scheduling sono state aumentate le dimensioni dei registri integrati,
passaggio indispensabile per velocizzare le operazioni a singolo thread. Un ulteriore passo necessario per aumentare l'efficienza operativa è l'incremento della cache L1 e la possibilità di
ridimensionare automaticamente la cache L2, dettaglio determinante per la riduzione dei consumi. Con
Jaguar, invece, AMD intende rinnovare il comparto CPU delle proprie soluzioni a basso consumo, rinnovando le unità Bobcat. Anche in questo caso si punta a migliorare l'efficienza generale del sistema,
la frequenza di clock e il numero di istruzioni processate per ciclo operativo. Nel dettaglio, le nuove CPU potranno contare su un controller della RAM capace di indirizzare sino a 40 bit e disporranno di ulteriori set di istruzioni, come per esempio
SSE4.1, SSE4.2, AES, AVX, CLMUL, MOVBE e BM1. La sezione CPU potrà contare su un massimo di
4 Core, affiancati da un massimo di 4 MByte di cache L2. Proprio il buffer unificato di secondo livello rappresenta una delle modifiche di design più interessanti. I Core e la cache sono infatti
interfacciati tramite un bus indipendente che opera alla frequenza della CPU, ma solamente quando necessario. Diversamente, per contenere i consumi, questa interfaccia può essere portata a frequenze inferiori.
L'evoluzione degli stati operativi dei processori ha portato all'introduzione di un
livello a bassissimo consumo, definito CC6, dal quale è possibile ritornare con tempi ridotti e una latenza minima. Questo si traduce in una maggiore reattività del sistema e un migliore supporto dei differenti livelli di power saving software.
Nel complesso, sia con Streamroller, sia con Jaguar, AMD segue l'approccio evolutivo standard delle CPU,
puntando su una riduzione dei consumi e una ottimizzazione generale della piattaforma, capace di assicurare un sensibile incremento delle prestazioni di calcolo negli scenari d'uso più diffusi.